Compte Rendu de la Reunion electronique STAR du 25 Juin 1999
 

presents:       Cyril Drancourt et Christine Le Moal pour Subatech.
                        Jerome Baudot, Jean-Robert Lutz, Alberto Tarchini,
                        Laurent Arnold, David Bonnet et Carl Gojak pour l'IReS.
                        Claude Colledani et Gilles Claus pour le Lepsi.

redacteur: CD
 

 1- Tour des interfaces electroniques existantes:
participants:CD,CLM,JB,JRL,AT,LA,DB,CG

CarteA:
   Elle permet de transmettre des signaux TTL a de grandes distance en les
    transformant en TTL Differenciel.
    Elle recueuille ainsi les signaux Jtag d'un 10 points et les signaux de Readout
    provenant de generateur et les envoie sur un cable unique vers la carte B
    distante de plusieurs dizaines de metres.
    Nbre d'exemplaire: ?

Carte B:
    Elle recoit les signaux de la carteA et les alimentations HT.
    Elle repartie ces resources en 2 groupes :
        -un groupe de sortie allant vers la carte C (pour l'electronique face P)
        -un groupe de sortie allant vers la carte O (pour l'electronique face N)
    Les signaux seriels de ces 2 groupes sont chaines pour n'avoir qu'un acquisition
    par la carte A.
    Nbre d'exemplaire: ?

Carte C:
    Elle recoit les signaux de la carteB.
    Dans la plupart des utilisations son role consiste a convertir les signaux en
    LVDS, sont mode de fonctionnement etant transparent.
    Un second mode est pilote par un xilinx pour generer apres un signal trigger
    une trame de signaux readout.
    Son connecteur de sortie est un erni 50 points pour alice 128 ou hybride 1998.
    Nbre d'exemplaire: 5

Carte D:
    Cette carte recoit les signaux d'un carte d'acquition PC (PCI-1200)
    assure les conversions de niveaux pour dialoguer avec un alice128 ou un
    hybride 1998 (connecteur erni 50 points).
    Un version cuivre va etre realisee avec de larges options.
    Nbre d'exemplaire: 1 (en fil)

Carte G:
    Boitier de connexion pour repartir les alimentations du nouveau chassis
    CAEN le plus proche possible des detecteurs.
    Nbre d'exemplaire: 1

Carte O:
    Carte Opto-coupleur du cern digital et analogique (idem que celle des viking)
    Nbre d'exemplaire: ?
 

2- Developpement Carte D:
participants:CD,CLM,JB,JRL,AT,LA,DB,CG

Cette carte a pour but d'alleger le materiel de test des futurs hybrides et des hybrides actuels. Elle permet de faire une acquisition classique (liaison dedie jtag, generateur de signaux readout, oscillo) ou de permettre  une acquisition legere par PC avec carte d'acquisition interne de National Instrument.

Des schemas, schema1, schema2, schema3, schema-chainee, permettant de voir les fonctions et un exemple d'utilisation  decrivant les differents cablages est consultable par ce lien.

3- Liaison Carte de connexion- Hybride:
participants:CD,CLM,JB,JRL,AT,LA,DB,CG

Cette liaison consiste en un flex coude de longueur variable. Afin de minimiser le cout, le flex sera dessine en forme de   `-----,  et coupe
ensuite pour former 2 rubans. Cela impose que le dessin du flex doit etre symetrique. La proposition de cyril est donc a revoir.
L'etude du connecteur erni "ermic 50" est plus sastisfaisante que le connecteur Hirose 30 points. Vu la charge de chacun, Christine se propose d'etudier ce ruban avec ce nouveau connecteur. La liaison avec les flex de l'hybride et le design de l'hybride resteront inchsnge.
Laurent nous signale qu'il faudra une dorrure selective pour la zone de collage (or electrolitique).
Afin d'avoir le maximum de souplesse pour les hybrides proche de la carte de connexion, ce ruban tournera a gauche apres la sortie de l'hybride. Ce choix fige ainsi l'attribution des signaux sur la carte de connexion.
Il a ete juge preferable de ne plus sortir le signal PWRRST de l'hybride. Celui peut sortir de l'hybride par son flex (pour ne pas modifier le design) mais ne sera pas repris sur le ruban apres collage.
 

Implementation des registres du Costar et de l'alice128C:

Les registres jtag de l'alice 128 ont ete implementes par Jean-Philippe Blondet a partir de bibliotheque fourniseur en AMS 1,2 um.
Ceux du CoSTAR ont ete developpe par Claude Colledani en description verilog.
La lecture du registre IR renvoie les 2 bits lsb fige par la norme (01)
et le reste des bit renvoie la derniere instruction chargee.
Cette lecture ne fera donc pas office d'identificateur de composant.
Seul le costar possede un registre annexe d'identification sur 8 bits dont les 4 lsb peuvent etre defini par cablage ou sinon sont a 1 par pullup (IR=1B hexa, DR=AF hexa).
Au Reset le CoSTAR et l'alice128 sont en bypass. Cette cellule bypass est alors charge par un 0. David nous fait remarquer que ce mode de fonctionnement permet alors de definir le nombre de circuit present dans une chaine jtag en envoyant des 1 et en relisant le nombre de 0 sortant du TDO.

La meilleure place des FPGA dans la chaine jtag apparait etre en debut du chainage:
position 1: FPGA de la carte de readout.
position 2: FPGA de la carte de connexion d'une echelle.
position 3 a 114: Alice128 et CoSTAR d'une echelle.
Ainsi le FPGA de la carte de connexion pourra facilter le debuggage en cas de rupture d'une chaine en pouvant deconnecter les hybrides de la chaine pui en pouvant les inserer au fur et a mesure. Cette option permettra d'isoler un hybride defectueux (en jtag) de la chaine sans necessairement l'eteindre.

• registre d'instruction (IR) de 5 bits.
• registre 8 bits d'identification (IR=1B hexa, DR=AF hexa).
• registre 2 bits de status :TokenOUT de l'echelle, OU des 16 latchup.
• registre 16 bits de lecture des latchup.
• registre 16 bits de commande des alim des hybrides.
• registre 16 bits d'ecriture/lecture des bypass des hybrides.
• registre 2 bits d'ecriture/lecture de la tension de reference latchup.
• registre 1 bit bypass (norme jtag).

• registre d'instruction (IR) de 5 bits.
• registre 8 bits d'identification (IR=1B hexa, DR=6F hexa)
• registre pour reglage delai du hold.
• registre pour le choix de la plage de frequence fibre optique.
• registre status: OU des 160 latchup.
• registre annexe?
• registre de mise en communication local.
• registre 1 bit bypass (norme jtag).

5- Programmation a distance des FPGA:
participants:CD,CLM,JB,AT,DB,CG

Plutot que de placer l'eeprom de programmation de tout les FPGA sur la carte de readout, nous deporterons ce contenu jusqu'au baies de slow-control. La programmation des FPGA se fera alors par transfert de fichier via une ligne jtag dedie a chaque demi clamshell.

6- Logiciel Labview pour carte d'acquisition:
participants:CD,AT,DB

Le logiciel labview pour se servir de carte d'acquisition PC a eu du mal
a s'installer. PB de version Labview, PB de lecteur de Cdrom, PB de version winzip, PB de version systeme. Bref apres installation sur un PC avec win95 et labview5.0, le logiciel a pu tourner a strasbourg pour montrer ses possibilite.
Les cartes d'acquisition etant differentes, la fabrication du signal test
et hold et a remanier pour tenir compte des caracteristique de la carte. La liaison jtag du logiciel se fait par port //. Pour l'orienter vers les E/S logique de la carte d'acquisition il faudra modifier les vi "emission jtag" et "reception jtag".
Toutes les modifications necessaires a l'adaptation de la carte serie E
on ete passe en revue.
Une carte d'acquisition compatible avec les 2 presentes a strasbourg
est en commande depuis 10 jours a Nantes.
Une etude doit etre faite sur les cartes d'acquisition disponible pour PC portable afin d'avoir un banc de test facile pour detexis (JRL).

7- Echanges de fourniture:
participants:CD,AT,LA,JRL,GC

Cyril a apporte l'alice128 recu a Nantes en nov, la carte d'acquisition PCI-1200 le logiciel de pilotage sous Labview. Les differents tests et echanges ont permis de decele un default sur la carte D (L'alice128 teste par Cyril a son TDO qui marche...)
Gilles Claus fourni a Cyril un Alice128 dont la sortie analogique est morte.
Alberto en accord avec Jean-Robert fourni a Cyril un detecteur tres bruyant mais fonctionnement parfaitement en jtag et en readout
en etant equipe de 2 hybrides a base d'alice128.
Laurent en accord avec Jean-Robert fourni pour gerard Guilloux
un support d'hybride pour qu'il puisse relever toute les cotes afin de
dessiner des pieces compatibles pour Nantes.
L'alice128 devra etre retourne au lepsi, date non mentionnee.
Le detecteur devra etre retourne a l'IReS, date non mentionnee.
Le support devra etre retourne a L'IReS avant les tests de septembre.

8- Connexion des alimentations sur la carte ADC:
participants:CD,DB

David confirme que les alimentations HT n'ont pas de fil de sense. Vu le faible courant prevu ce cablage ne doit pas poser de probleme.
Pour le +3v, soit les senses +3V et 0V sont vehicules jusqu'aux cartes ADC, soit ils s'arretent avant (Plate forme ou end cap). En aucun cas il ne faudra amener seul un des 2 senses jusqu'a la carte ADC au risque de creer un desequilibre.